https://lkic1625.github.io/blog/seastar/Recent content in Seastar on Hammer's BlogHugoko-kr© 조원빈 - All rights reservedFri, 18 Sep 2026 13:40:59 +0900https://lkic1625.github.io/cache-affinity/Fri, 18 Sep 2026 13:40:59 +0900https://lkic1625.github.io/cache-affinity/<h2 id="intro">Intro</h2> <p>Cache Affinity란, 기본적으로 스케쥴링 영역에 해당하는 동작성이다. 이에 대한 정리를 practical 한 예시와 함께 정리해본다.</p> <h2 id="cache-affinity">Cache Affinity</h2> <p>CPU는 대략적으로 L1, L2, L3, DRAM으로 이루어지며 각 레벨에서의 연산은 기본적으로 단계를 넘어갈수록 매우커진다. 특히, DRAM에 있는 값을 가져오는 연산은 수백배 차이날 수 있다. 그렇기에 이러한 하드웨어 동작에서 중요한 것은 CPU cache에 실제로 해당 값이 있는지를 기반으로 동작의 판가름이 난다. 대략적인 지연시간(latency)는 아래와 같다.</p> <div class="highlight"><pre tabindex="0" style="background-color:#fff;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-text" data-lang="text"><span style="display:flex;"><span>Register ~ 1 cycle </span></span><span style="display:flex;"><span>L1 ~ 4 cycles </span></span><span style="display:flex;"><span>L2 ~ 10~20 cycles </span></span><span style="display:flex;"><span>L3 ~ 수십 cycles </span></span><span style="display:flex;"><span>DRAM ~ 수백 cycles </span></span></code></pre></div><p>기본적으로 이러한 캐시 친화성은 CPU 스케쥴링의 영역지만, 더 나아가 현대의 소프트웨어 설계 기법에서도 볼 수 있다.</p>